<div dir="ltr">> Hi, people! As you seem to have a clue, could you please review<br><div class="gmail_extra"><div class="gmail_quote"><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex">

> DDR3 on <a href="http://github.com/slapin/a13board" target="_blank">github.com/slapin/a13board</a> ?<br>
<br>
As I didn't see any replies, maybe you could elaborate where you<br>
yourself see issues in your design. For example, knowing that Kicad<br>
doesn't have any helpers/checks for track length matching, I thought<br>
that writing a standalone tool to do post-check would be useful, but<br>
turned out that it's exactly what you have with your nets.py</blockquote><div><br></div><div>Hi Paul,<br></div><div>       nets.py helps checking the data line lengths. But the net length information about address/control lines does not help, they are branching to  each memory chip and length of each branch need to be matched separately.  Fortunately kicad displays the length of each branch when you click on it. Is there any tool to list that also.<br>
<br></div><br><blockquote class="gmail_quote" style="margin:0pt 0pt 0pt 0.8ex;border-left:1px solid rgb(204,204,204);padding-left:1ex"><br>
2. What about 2-layer board? I know, I know, they say that you at least<br>
should have GND layer between top and bottom signal layer. But well,<br></blockquote><div><br></div><div>Even if you ignore the ground plane issue, 2 layers is almost impossible. 4 layer is fine if we ignore the ground, 2 are ground only in the 6layer board i tried.<br>
<br></div><div>ajith<br><br></div><div><br> </div><blockquote class="gmail_quote" style="margin:0pt 0pt 0pt 0.8ex;border-left:1px solid rgb(204,204,204);padding-left:1ex">
there's no GND layer between signals on the same layer (though they<br>
recommend routing GND track between signals, yeah!). And generally,<br>
that "you need at least 4 layers" comes from the same industrial<br>
pundits who then put DIMM sockets on motherboards (whoa, those<br>
mechanical contacts must have crazy impedance and capacitance, and yet<br>
it works), and who's going to stop marking SMD resistors to "save<br>
environment", in other words, that can be yet another industrial B/S.<br>
<br>
3. Generally, I wonder if A13 can be made to work with classy DDR after<br>
all. The idea is not to chase for "highest throughput" design<br>
(Allwinner is not such anyway), but to have really personal-fab board<br>
for router and similar usages. And real slowness is always in software.<br>
<br>
<br>
><br>
> Thanks a lot,<br>
> S.<br>
><br>
<span class="HOEnZb"><font color="#888888"><br>
--<br>
Best regards,<br>
 Paul                          mailto:<a href="mailto:pmiscml@gmail.com">pmiscml@gmail.com</a><br>
<br>
_______________________________________________<br>
arm-netbook mailing list <a href="mailto:arm-netbook@lists.phcomp.co.uk">arm-netbook@lists.phcomp.co.uk</a><br>
<a href="http://lists.phcomp.co.uk/mailman/listinfo/arm-netbook" target="_blank">http://lists.phcomp.co.uk/mailman/listinfo/arm-netbook</a><br>
Send large attachments to <a href="mailto:arm-netbook@files.phcomp.co.uk">arm-netbook@files.phcomp.co.uk</a><br>
</font></span></blockquote></div><br><br clear="all"><br>-- <br>Dr. Ajith Kumar B.P.<br>Scientist SH<br>Inter-University Accelerator Centre<br>Aruna Asaf Ali Marg<br>New Delhi 110067<br><a href="http://www.iuac.res.in" target="_blank">www.iuac.res.in</a><br>
Ph: (off) 91 11 26893955 (Ext.230)<br>      (res)91 11 26897867<br>      (mob) 91 9868150852<br>
</div></div>